Micron Document
Livres et Wikis | Archives | Info


Intel I/O Controller Hub
layout: Wide ยท Narrow ยท Centered
โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€
top
L'I/O Controller Hub, ou ICH, d'Intel est un southbridge utilisรฉ avec les processeurs Intel ne prenant pas en charge le bus DMI. Les processeurs utilisant le bus DMI sont connectรฉs ร  un Platform Controller Hub (PCH).

Les ICH sont utilisรฉs conjointement avec un northbridge MCH (Memory Controller Hub).

Il existe les modรจles ICH1, ICH2 ... jusqu'ร  ICH10 sorti en 2009.

Contents

โ€ข Versions
โ€ข ICH
โ€ข Autres versions
โ€ข ICH10

โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€โ”€

Versions

ICH

La premiรจre version de lโ€™ICH est sortie en juin 1999 en mรชme temps que le northbridge Intel 810. Alors que son prรฉdรฉcesseur, le PIIX, รฉtait connectรฉ au northbridge via un bus PCI interne avec une bande passante de 133 Mo/s, lโ€™ICH utilisait une interface propriรฉtaire (appelรฉe Intel Hub Interface) qui le reliait au northbridge via un bus de 8 bits de large ร  266 Mo/s.

Le Hub Interface รฉtait une connexion point ร  point entre diffรฉrents composants de la carte mรจre. Une autre dรฉcision de conception a รฉtรฉ de remplacer lโ€™axe rigide nord-sud de la carte mรจre par une structure en รฉtoile.

En plus de lโ€™ICH, Intel a dรฉveloppรฉ dโ€™autres utilisations de la terminologie ยซ Hub ยป. Ainsi, le northbridge est devenu le Memory Controller Hub (MCH) ou, sโ€™il avait un processeur graphique intรฉgrรฉ (par exemple, le Intel 810), le Graphics and Memory Controller Hub (GMCH).

Autres versions

48-bit LBA addressing est pris en charge depuis l'ICH2.

AHCI est pris en charge par les versions suivantes :

โ€ข ICH6R et ICH6-M ;
โ€ข ICH7R, ICH7DH et ICH7M ;
โ€ข ICH8R, ICH8DH, ICH8DO, ICH8M et ICH8M-E ;
โ€ข ICH9Rcite-ref-1[1], ICH9DO, ICH9M, ICH9M-E et ICH9DH ;
โ€ข ICH10D, ICH10Rcite-ref-2[2] et ICH10DO.

ICH10

L'ICH10 est le dernier southbridge d'Intel, introduit en juin 2008. Il offre notamment six lignes PCIe au format 1.1, un bus PCI ainsi que 6 ports Serial ATA au format AHCI ou bien IDE.

Rรฉfรฉrences

cite-note-11. โ†‘ (en-US) ยซ Intelยฎ 82801IR I/O Controller ยป, Intel (consultรฉ le 11 octobre 2024)
cite-note-22. โ†‘ (en-US) ยซ Intelยฎ 82801JR I/O Controller ยป, Intel (consultรฉ le 11 octobre 2024)

โ€ข Portail de lโ€™informatique